アトラスミューオントリガーシステムのための エレクトロニクス開発と建設

高エネルギー加速器研究機構 素粒子原子核研究所 佐々木修 池野正弘

osamu.sasaki@kek.jp masa

masahiro.ikeno@kek.jp

2007年11月30日

1. はじめに

2008 年夏の実験開始を目指し,LHC アトラス測定器の建 設・インストール作業が CERN において急ピッチで進めら れています。LHC 計画,アトラス測定器の概要および期待 されている物理に関しては昨年の本誌研究紹介記事[1]を参 照してください。

図 1 はわれわれ日本 TGC ミューオングループが参加し ているアトラス測定器ミューオンスペクトロメータシステ ムの断面図です。ミューオンシステムの最大の特徴の一つ は,ミューオン運動量測定のためにカロリーメータの周り を air core の超伝導バレルトロイド電磁石とエンドキャッ プトロイド電磁石が取り囲んでいることです。もう一つの 特徴は,配置される検出器として,ミューオン飛跡精密測 定用の検出器 (Precision Chamber) と Level-1 Trigger 用の 検出器 (Trigger Chamber)を用途別に完全に分離し,別々 のものを用いているということです。これは,LHC加速器 からのビームが 40 MHz の bunch crossing,陽子・陽子衝突 ルミノシティ10³⁴ cm⁻² s⁻¹ での実験となり,物理的に有用な 事象のデータのみをいかに効率よく選び出すことが出来る かが非常に重要となるためです。アトラス実験では Level-1 トリガーにより 40 MHz のバンチ単位で測定器からのデー タの取捨の判断が行われます。従って Level-1 トリガー情報 を提供するべき Trigger Chamber に要求される性能として は, 40 MHz の bunch crossing に対応するために 25 ns 以下 の時間分解能が必要となります。また, Precision Chamber では η 方向(バレルではz,エンドキャップではr)の飛 跡情報しか得られないため, ϕ 方向(second coordinate) の飛跡情報は Trigger Chamber が提供することになります。 Precision Chamber としては、直径 30mm のドリフトチュー ブを束ねた Monitored Drift Tube(MDT)が用いられます。 更に |η| が 2 以上の衝突点に近い超前方では Cathode Strip Chamber (CSC) が用いられます。Trigger Chamber とし てはバレル部($|\eta| \le 1$)では Resistive Plate Chamber(RPC)

が,より高いバックグラウンド頻度が予想されるエンド キャップ部では Thin Gap Chamber (TGC) が使用されま す。TGC は, ワイヤー間隔1.8mm, ワイヤーとカソード 間隔1.4mmの MWPC の構造をしています。 25ns 以上の 時間分解能を実現するために1.8mm という狭いワイヤー 間隔が決められています。 r 方向の情報は, 要求される位 置分解能に応じて束ねられたワイヤーグループからの信号, す。詳細については参考文献[2]を参照して下さい。図1に 示すように,衝突点からのミューオンはカロリーメータ外 側のトロイド磁場によって曲げられ,磁場を挟んで多層に 配置されたミューオン検出器によって検出されます。TGC システムにおいては,エンドキャップトロイド電磁石後方 TGC1, 2, 3 の三つの Big Wheel ステーションによって飛跡 測定が行われます。また,トロイド電磁石の内側にも TGC が置かれます。

本プロジェクトは 1994 年に日本アトラスグループが結 成されて以来 12 年以上にもわたるもので,日本とイスラエ



図1 アトラス測定器ミューオンスペクトロメータ

バレル部では RPC2 が,エンドキャップでは TGC3 が pivot チェン バーとなる。

ルおよび中国が参加しています。TGC チェンバー本体の基 本パラメータの決定から始まり,トリガーステーションと して重要となる個別チェンバーの配置方法,トリガーロ ジックスキームの決定など,本格的なエレクトロニクスシ ステムのデザインに入るまでにもかなりの日数を費やしま した。また,総チャンネル数 32 万,4 種類の ASIC の開発, 30 種類にも及ぶ回路モジュールの開発・製造も膨大な労力 と時間を費やしてきましたが,それらの量産は 2007 年夏で ほぼ終了しました。本誌上をお借りして,設計から開発・ 建設までのことを紹介したいと思います。

2. TGC システムの基本設計

TGC システムの使命は, Pt が6GeV 以上のミューオン 飛跡に対して Pt 値を6種類の可変閾値で特定し,その座標 値と共に上位トリガーシステムに通知することです。アト ラス測定器で許されている Level-1 Trigger 信号の latency は最大 $2.5 \mu s$ です。ここで言う latency とは,衝突時間から 数えてすべての検出器の front-end 回路が Level-1 Accept (L1A)信号を受信するまでの時間です。アトラス測定器の 大きさと Central Trigger Processor(CTP)システムが置か れる測定室までの距離(ケーブル長で最大100m)などを 考えると,latency $2.5 \mu s$ のうちの約半分がケーブルによる 伝播時間で占められ,実際のトリガーロジックに許される 時間は $1\mu s$ 余りです。従ってトリガーシステムは100% ハードワイヤのものと成らざるを得ません。

トリガーロジックスキームを考える上で,個別チェン バーの配置は大変重要です。図2にチェンバー配置の R-Z 断面図および $R - \phi$ 断面図を示します。エンドキャップト ロイド電磁石の後方に三つの Big Wheel TGC Station (内 側から M1, M2, M3) が置かれます。M1(TGC1)は 3 層の TGC チェンバー, M2 (TGC2) と M3 (TGC3) は各 2 層の TGC チェンバーで, 合計 7 層の TGC が Pt 値測定 に使用されます。TGC3 は pivot station と呼ばれ,この station 内のミューオンヒット位置を基準にして TGC2, TGC1 station 内のミューオンヒット位置の直線(衝突点と pivot station でのミューオンヒット位置を結ぶ直線)から のズレから Pt 値を計算します。 $R - \phi$ 断面図において太線 部が一つの Trigger Sector を表します。大きい方の太線部は End-cap Sector,小さい方が Forward Sector と呼ばれ,片 端でそれぞれ φ 方向に 48 および 24 セクターから成り立っ ています。 R-Z 断面図を見ると, それぞれの Big Wheel (M1, M2, M3)のチェンバー配置がわかります。チェン バーのサイズおよびその配置は,入手できる材料(G-10) のサイズおよびチェンバーサイズの種類とチェンバー総数 の最少化から決まりました。同一サイズのチェンバーが, 各 Big Wheel 内の随所に使われていることが図2から分か



図 2 TGC3 (pivot) $\mathcal{O} R - \phi$ 断面図とR - Z 断面図

ると思います。その結果として,チェンバーとチェンバー の境界が各 Big Wheel 間でまったく projective でないとい うことが起こります(Endcap と Forward Sector の境界であ る $\eta = 1.92$ の部分を除いて)。また,各チェンバーからのワ イヤー信号は η 座標で projective にチャンネリングされな くてはならず,それぞれのチェンバーによって出力信号数 がバラバラになるという結果をもたらします。これはトリ ガーロジックを設計する上で大変厳しい制約となりました。 各チェンバーがお互いに projective に配置されていれば,

その単位でトリガーロジックを組むということが可能にな るのですが(バレル部 Trigger Chamber の RPC はこの様に なっています), これが出来ません。従って同一 trigger sector 内のチェンバーからの信号は一箇所に集められ, sector 内すべてのチェンバーからの信号をあたかも単一の チェンバーからの信号群のように隙間なく順番に並べなお してからトリガーロジックに入れる必要があります。これ は、トリガーロジックモジュールの設置場所にも大きな制 限を加えることになります。TGC からのワイヤーグループ 信号の granularity は,6 段階で設定する Pt 閾値での切れ味 をシミュレーションすることにより決まりました。基本設 計の途中では,一時は総数80万チャンネルぐらいにまで跳 ね上がったのですが,ミューオンの多重散乱からの影響が 大きく,あまり細かな granularity を採用しても期待ほどの 効果がないことが分かりました。最終的には,総TGCチェ ンバー数 3600 枚,総チャンネル数は 32 万チャンネルとな りました。ワイヤーグループのチャンネル幅は, η の大き い方 (小さな r 側) $\sigma_{1 cm}$ ぐらい , η の小さい側 $\sigma_{5 cm}$ ぐ らいです。ストリップ幅は,すべてのチェンバーで32チャ ンネルです。また,ダブレット TGC では二つのレイヤー のチャンネルは,お互いに 1/2 幅ずれており実効的に位置

分解能を上げるようにデザインされています。同様にトリ プレット TGC についても相互に 1/3 幅ずれています。

TGCエレクトロニクスシステムの概観図を図3に示しま す。チェンバー本体に取り付けられた ASD (Amplifier-Shaper-Discriminator)ボードからの信号は PS-Board (Patch-Panel Slave Board)に導かれます。チェ ンバーからのヒット信号は, Patch-Panel ASIC に入り可変 遅延回路を通過後 BCID (Bunch Identification)回路によ り25ns (40 MHz)ごとのヒット信号に変換されます。変 換されたヒット信号は,他の TGC レイヤーからの信号と 共に SLB ASIC (Slave Board ASIC) に入ります。Doublets PS-Board 上の SLB では, TGC2(M2)とTGC3(M3)と の信号で 3-out-of-4 コインシデンスのトリガーマトリック ス (2-Station Coincidence) がとられ, 飛跡情報 (ヒット位 置と磁場による飛跡のズレ情報)は,H-pT Board へと送ら れます。Triplet PS-Board では, TGC1 (M1) からの3層 の信号を用いて 2-out-of-3 のコインシデンスがとられ、ヒッ ト位置情報は同じく H-pT Board へと送られます。また, TGC のヒット信号は Level-1 Buffer と呼ばれる FIFO に書 き込まれ, Leve-1 トリガー信号受信時には該当するバンチ のヒット情報がイベント ID 情報と共に Star Switch Board



図 3 TGC エレクトロニクスシステムの概観図

赤のラインはトリガー信号,青のラインは読み出し信号,緑のラインはコントロール信号,紫のラインはタイミング信号を表します。

(SSW)へと送られます。Doublets PS-Board からの TGC2-TGC3 間の飛跡情報と Triplet PS-Board からのヒッ ト情報は,H-pT Board 内のコインシデンスマトリックス回 路 (H-pT ASIC) により 3-Station Coincidence がとられま す。TGC ストリップからの信号に関しても独立に同様の処 理が行われます。ワイヤー信号およびストリップ信号から の飛跡情報は,各H-pT Board から Sector Logic Board へ と送られ,ここでワイヤー・ストリップ2座標からの飛跡 情報が組み合わされ,ミューオン飛跡の TGC3 pivot station 上での2次元位置情報と6段階のPt値情報に変換され ます。Sector Logic は, Trigger Sector あたり最大 2 個の ミューオン飛跡情報を Muon CTP Interface Board (MUCTPI)へと送ります。2個を超える飛跡が存在すると きは Pt 値の高いものが優先されます。また,バックグラウ ンドに対する耐性を強化するため,カロリーメータ直後に ある TGC EI/FI station からのヒット信号も必要に応じて 使われます。SSW モジュールは複数の PS-Board からの読 み出しデータを受信しイベント単位で並べなおした後,測 定室に置かれる Read-Out-Driver (ROD) へと出力信号を 送ります。LHC 加速器からの 40 MHz クロックやトリガー 関連の信号は, TTC (Trigger Timing Control)と呼ばれ るエンコードされた光信号によって各測定器に配られます。 この TTC は LHC 加速器で行われるすべての実験・測定器 に共通な規格となっています。

回路設計をする上で大変重要なものの一つが、モジュー ルの設置場所と設置方法です。PS-Board は 1300 台を優に 超える台数があり、上述したようにリードアウトのみでは なくトリガーロジック回路を含むため, Trigger Sector 単位 でまとまった場所に設置する必要があります。これは同一 Trigger Sector 内では PS-Board 間でのヒット信号の相互通 信が必要となるためです。所謂クレート状のものを設置し これに収める可能性も提案されましたが,まったくそのよ うなスペースはないとのことで,止むを得ず Big Wheel 上 のチェンバーの上に並べることになりました(図3,4参照)。 Triplet PS-Board は M1 wheel の内側表面に, Doublets PS-Board は M3 Wheel の外側表面に r 方向に一列に並ぶ形 で設置されました。改めて言うまでもないことですが,こ のような設置方法は,電源や制御信号を供給する上でも決 して有利な方法ではありません。H-pT Board と SSW では, J1 バックプレーンのみが VME 標準の変形 9U VME クレー ト (H-pT/SSW Crate: HSC クレート: 奥行き160mm) に収められます。この HSC クレートの制御は,測定室に設 置された VME64x クレート内の CCI (Configuration Control Interface)と HSC クレート内の HSC コントローラ (HSC)からの通信によって行われます。アトラス実験室内 の全 TGC Front-end システムのコンフィギュレーションや モニターは、この CCI - HSC - SSW - PS-Board のルートで



図4 TGC1 Big Wheel 写真

Wheel 外よりに PS-Pack (PS-Board と Service Patch Panel)が付けられています。

行われます。SSW と PS-Board およびそのボード内の通信 は,JTAG プロトコールを用いて行われます。PS-Board と H-pT/SSW 間の信号はシリアライズされた LVDS 信号 (480 Mbps)が使われ,HSC/H-pT/SSW と測定室内の CCI/ Sector Logic/ROD との通信には G-Link 光信号(800 Mbps) が使われています。

PS-Board 上には DCS(Detector Control System)カード が実装されており, ASD への閾値電圧の供給, チェンバー からのアナログ信号のモニター,電源・温度・位置センサー などのモニターを行っています。測定室内 PC と DCS 間の 通信は CANbus を用いて行われます。

リードアウト最終段の ROD と DCS はイスラエルグルー プによって,その他のすべてのモジュールが日本グループ によって開発・建設されました。

3. ASIC 開発

TGCシステムのために4種類のASICが開発されました。 膨大なチャンネル数や要求される耐放射線性を考えると, ASIC開発以外に解はありませんでした。開発は回路デザイ ン・設計まですべてわれわれの手で行いました。さらにASD 以外は,コストが余りにも高いためCMOSプロセス製造と チップ組み立てのみを会社にお願いし,チップの回路設計 とレイアウトは元より,量産ASICの検査までも当方で行 わざるを得ませんでした。

3.1 ASD チップの設計と製造

TGC はその名前の通りワイヤーとカソード間のギャッ プが1.4mm と非常に狭い構造になっています。また,要求 される位置分解能(束ねられるアノードワイヤーの数およ びストリップの幅)は1cm 程度以上の幅となります。その 246

ます。高い信号頻度・早い信号処理と大きな入力容量と言 う二つの要求はローノイズのアンプを考える時には互いに 相反する要求となります。このような状況を考えると、ト ランスコンダクタンスの大きなバイポーラプロセスが CMOS プロセスと比べ圧倒的に有利となります。現在では 半導体プロセスの主流は CMOS で,利用できるバイポーラ のプロセスは大変限られたものになります。幸いソニーの 協力により Bipolar Analog Master Slice のプロセスを利用 することが出来ました。このプロセスは超ローノイズのト ランジスタを提供しており,われわれの用途には打って付 けのものでした。図5にブロック図を示します。初段はゲ インが 0.8 V/pC のチャージアンプで低ノイズトランジス タが使われています。2段目は7倍ゲインの差動アンプで, 温度や信号頻度によるベースラインの変動を抑える回路が 付加されています。最終段は,コンパレータで,その出力 回路は ECL と同様のオープン・エミッターですが, 電圧レ ベルとしては LVDS に合わせてあります。この ASD 回路 4 チャンネル分を一つのICとしてデザインしたのが図6の写 真です[3,4]。開発開始から量産準備完了までに要した時間 は丸2年でした。

量産は100k チップ行いました。またこれとは別に他の実 験用として今までに18k チップ,積分定数を変更した ASD が23k チップ製造されました。この ASIC の量産はチェン バー本体の建設・検査にも使用されるため1999 年に量産さ れましたが,アトラス測定器全体としても最初の量産 ASIC でした。

3.2 Patch-Panel ASIC の設計と製造

Patch-Panel ASIC のブロック図を図 7 に示します。ASD ボードからのチェンバーヒット信号は, LVDS レシーバに よって受信され,サブナノ秒単位で設定できる可変遅延回 路へと送られます。遅延回路からの信号は, BCID (Bunch Identification)回路によって LHC 加速器サイクル 40 MHz クロックに同期した 40 Mbps の信号へと変換されます。-つの IC で二つの 16-ch ASD ボードを賄い, それぞれ独立 に設定できるようになっています。可変遅延回路は PLL (Phase Locked Loop)回路によって実現されます。インバー タゲートを奇数個並べてループを作れば「遅延設定電圧に よって周波数可変」の VCO(Voltage Controlled Oscillator) が出来上がります。この VCO の発振周波数と外からの基 準クロック 40 MHz 信号を用いて PLL 回路を作ります。こ の回路が正しく働くと内部に作った VCO への遅延設定電 圧が自動的に制御され,発振周波数が供給電圧や温度など の変化によらず一定に保たれます。この VCO 回路とまっ たく同じ回路で同じレイアウトのものをコピー&ペースト



図 5 ASD ASIC のブロック図



図 6 ASD ASIC サイズは 3.1 mm × 3.1 mm。



図 7 Patch-Panel ASIC のブロック・ダイアグラム

して遅延回路(31段の遅延ゲート)を作ります。遅延回路 の遅延設定電圧はPLL内VCOとまったく同じ電圧ですの で,VCOの周波数が一定に保たれるのと同様に,遅延回路 の遅延量も一定に保たれます。遅延量の設定は,31段の遅 延ゲートのどこからの信号を出力するかで決めます。また, このICはASDボードへ送るTestPulseも出力します。Test Pulseの大きさは16段階可変で,TestPulse Trigger信号受 信後TestPulse出力までの時間遅延も可変です。これらの 設定はすべてJTAGプロトコルを用いて行います。

本 ASIC は VDEC (東京大学大規模集積システム設計教 育研究センター)の協力のもとローム社の CMOS プロセス を用いて開発を行いました。当初は 0.6 µm CMOS プロセス を用いて開発を行いましたが,最終的には 0.35 µm CMOS プロセスに移りました。最終版が完成するまでに 5 年かか りました。量産はローム社の標準1 ロット(25 枚ウエハー) で 25k チップ製造しました。

3.3 SLB ASIC および H-pT ASIC の設計と製造

図 8 に SLB ASIC (Slave Board ASIC)のブロック図を 示します。この IC は一言でいえば, MWPC 読み出し回路 とトリガー(飛跡情報取り出し)回路です。最大 TGC 4 層 からのヒットデータ 160 チャンネルを受信し,トリガーロ ジック回路においては,飛跡の位置とその曲がり具合を求 め,飛跡情報としてエンコードして出力します。読み出し 部は,ヒットデータおよびトリガーロジック回路からの飛 跡情報を深さ128のFIFOに格納し,Level-1トリガー受信 時には該当するバンチと前後1バンチ分のデータをイベン トIDと共に出力FIFOに格納します。3バンチ分のデータ とIC ステータス情報はシリアルデータに変換され出力さ れます。

この IC は,回路規模としては 80 万ゲートと大きいので すがすべてがロジック回路です。すべてがロジック回路と 言うこともあり,いくつかの会社にコンタクトを取り開 発・製造コストの見積もりをお願いしましたが,1 億円前 後の回答のみでわれわれの手の届く範囲ではありませんで した。 覚悟を決めて VDEC 経由でローム社の 0.35 µm CMOS プロセスを用いて独自開発の道を選びまし た。度重なる失敗を繰り返し,Version-6 で最終版が完成し たのは初めての試作から足掛け5年後の2005年冬でした。 これらの度重なる試作と失敗に対して,アトラスマネージ メントのみならず協力をいただいているローム社からも叱 咤(激励も)を賜り,スケジュール的にも薄氷の思いでの 完成でした。量産は,2005年に1ロット(25枚ウエハー) で5kチップ製造しました。このASICは,アトラス測定器 全体として最後の量産ASICだと思います。



図 8 SLB (Slave Board) ASIC のブロック・ダイアグラム

H-pT ASIC は 2 段目のトリガー用コインシデンスマト リックス回路です。本回路は,トリガー回路と言う所謂ラ ンダムロジック回路で奥行きのない論理構造になっており, 回路記述もシミュレーションも比較的平易です。VDEC 経 由で日立の 0.35 µm CMOS Gate Array プロセスを使用し, 2 回の試作で終了しました。量産は1.2k チップ行いました。 量産後,入力信号の可変遅延回路部にバグが見つかりまし たが,標準ロジック IC を付加することで凌ぐことにしまし た。

4. 耐放射線テスト

アトラス測定器の実験ホール内に置かれるすべての半導 体は,放射線試験が義務付けられております。予想される 被爆線量はシミュレーションにより電子回路の設置場所ご とに細かく計算されており,また放射線試験の方法につい ても細かく規定されています。耐放射線性の試験において は, 10³⁴ cm⁻² s⁻¹ のルミノシティでの 10 年間の運転を想定 し,さらに各種の安全ファクターを掛けた値までの試験が 要求されています。安全ファクターとしては,シミュレー ションの不確定さ,製造ロット間での違いによるファク ター,短時間での被爆試験 加速試験 に対する不確定さ などが掛けられます。この安全ファクターは , 半導体のプ ロセス, ASIC か市販品か, また試験方法などで細かく規定 されており,回路部品ごとに異なる値になります。結果と して要求される耐放射線性は,予想値に対しての実際の試 験被爆線量は 35 倍から 100 倍以上にもなります。TGC 測 定器の場合は, Dose で言うと 10 年間での期待線量は高い ところでも10Gy 以下ですが、放射線試験では1000Gy 近く までの試験を行いました。中性子については 10^{13} 1 MeV equivalent neutron / cm² ぐらいまで行いました。 もうひとつ放射線が半導体に及ぼす効果として, Single Event Effect (SEE)と呼ばれるものがあります。高速荷電 粒子(高速中性子でも半導体内陽子との反応を通して同様 の現象が起こる)が半導体内を通過した際に確率的に起こ る現象で,メモリやレジスタの内容 0/1 が反転する Single Event Upset(SEU),内部素子トランジスタの Single Event Latch Up 最悪の場合では Single Event Burn Out などがあ ります。

ガンマ線の照射試験は東京大学および首都大学東京の施 設で,中性子照射は KEK の12 GeV PS の EP1 ビームライ ンおよびフランスの Prospero 研究所の小型原子炉からの中 性子を用いて行いました。また SEE の試験は,東北大学サ イクロトロン RI センターで 70 MeV 陽子ビームを用いて行 いました。われわれのシステムで使用される半導体として は4種類の ASIC に使用された各プロセス, LVDS Serializer/De-serializer IC,高速データ通信用 IC (G-Link),光- 電気変換素子, FPGA/CPLD, CMOS を中心とした標準ロ ジック IC, 電源用 IC などです。ASIC や FPGA に関して は放射線試験用にリングオシレーターやシフトレジスター を実装し発振周波数や SEU クロスセクションなどを測定 しました。

これらの一連の試験の結果,ガンマ線および中性子線照 射に関しては,ほとんどの半導体で要求性能を満たすこと が判明しました。試験を行った何種類かのFPGA/CPLDに 関しては,Xilinx や Altera の書き換え可能な FPGA/CPLD は SEE 試験で要求を満たすものはありませんでした。しか し Actel の Anti-Fuse FPGA(書き換え不可)のみが要求を 満たすことが判明しました。TGC システムの読み出し回路 やコントロール回路など ASIC で対応できない部分につい ては,この Anti-Fuse FPGA を使うことにしました。また, ASIC および FPGA 内のすべてのレジスタは,SEU 対策と して多数決ロジック(1つのレジスタを3個の flip-flop から 構成し3者の多数決で 0/1を決める)を採用することに決 めました。

また,試験結果から見積もられる SEE によるデータ転送 時のデータ化けおよびシリアル信号リンクロスは,TGC 全 システムでトリガー信号に関しては 0.2 data errors/min お よび 0.17 link errors/hr,読み出しデータに関しては 0.23 data errors/hr および 0.1 link errors/day となります。この 数字は充分に許容の範囲と考えています[5]。

5. モジュールの開発と製造・試験

図 3 から分かるように TGC エレクトロニクスシステム は,何種類ものモジュールから成り立っています。設置場 所の強い制限や耐放射線性などの条件を加味し,モジュー ルがデザインされました。また,32万チャンネルという膨 大な量となり,「安く作る」というのが必須の条件となりま す。

5.1 ASD Board

TGC 用として本 ASD IC 4 個を実装した 16-ch ASD Board は 25,000 枚製造されました。保護用のダイオードや 抵抗, さらに test pulse 入力用の回路などを付加しました。 また,チェンバーー枚に付き 1 チャンネルのアナログ出力 (LEMO)があり,チャージモニター用に使われます。基板 製造と実装はすべて日本で行い,検査としては中国のコラ ボレーターである中国科学技術大学(USTC)に送られ全 品検査されました。検査では test pulse 入力を用いて ASD のゲイン なども 測られたのですがゲインの分散は $\sigma = 1.1\%$,ボードの不良率は 0.25% という驚くべきよい成 績でした。コラボレーションミーティングでこれを発表し たとき、「It's a SONY!」と言う言葉がかかったのを覚えて います。チップはソニー製ですが、基板および部品のアセ ンプリは茨城県内のローカルな中小企業によるものです (この2社はともに倒産して現在はありません)。

5.2 PS-Board および H-pT Board

開発された 3 種類の ASIC を除くと,実装されるべき回 路部品としては,トリガーデータ,読み出しデータ転送や コントロール信号送受信のためのインターフェース素子が 中心となります。PS-Board(図9)はASDボードからのヒッ ト信号を受信するのは勿論ですが,ASD ボードに対して DC 電源, 閾値電圧および Test Pulse 信号も供給します。 システムデザインのところで述べましたが,複数のチェン バーからのヒット信号はこのボード上できれいに番号順に 並べなおされ,隙間なくあたかも大きな1枚のチェンバー からの一様なヒット信号であるかの様にトリガーロジック へと配られます。そのため PS-Board 上でのヒット信号の 配線は,多種多様とならざるを得ません。結果的には17種 類の PS-Board が必要になりました。量産数は15%の予備 を入れて約 1600 枚となりました。2 枚の PS-Board を一つ のアルミフレームのケースに収め,TGC チェンバー上に設 置された梯子上のフレームに取り付けました。TGC スペク トロメータシステムは左右のエンドキャップでミラー対称 に作られています。そのため左右のエンドキャップでケー ブルの引き回しが逆になります。これに対応するため,一 方のエンドキャップ用の PS-Board をアルミケースに裏表 逆にして収めます。ちなみに、「ミラー対称の2種類のボー ドは作れないか」と質問されたときは目眩がしました。

H-pT Board (図10)は, TGC2, TGC3 からの飛跡情報 とTGC1 のヒット情報をつなぎあわせるトリガーマトリッ クス回路です。マトリックスの前には,ケーブル長の違い などから生じる時間差を調節するための遅延回路が付加さ れます。奥行き16 cm の9U VME モジュールで, VME プ ロトコル部分には Anti-Fuse FPGA が使われています。こ のモジュールは3種類で約200枚製造されました。

5.3 Sector Logic Board (SL)

SL(図11)は Wire H-pT Board からの η 方向の飛跡の 曲がり情報と, Strip H-pT Board からの ϕ 方向の飛跡の曲 がり情報を組み合わせて、最終的に6段階のPt値に変換し, その座標値と共にミューオン飛跡情報を Level-1 トリガー システム最終段へ送るものです。トリガーセクター内では Pt値の高い方から最大2個のミューオン飛跡が選ばれ,も しそれ以上の飛跡が見つかった場合はその旨のみ通知され ます。トロイド電磁石による磁場が理想的なものならば, ミューオン飛跡は η 方向にのみ曲がり ϕ 方向には曲がりま せん。しかし8角形のバレルトロイド電磁石に対して,同



図 9 PS-Board 写真 Patch-Panel ASIC 9 個と SLB ASIC 2 個が実装されています。



図 10 H-pT Board 写真 H-pT ASIC 3 個が実装されています。



図 11 Sector Logic Board Xilinx FPGA による LUT とデータ読み出し用に SLB ASIC を実装。

じく8角形(星型)のエンドキャップトロイド電磁石は半 フェーズだけ互いにずらした「入れ子」の関係で置かれて いるため,二つの電磁石の間で干渉が起き,場所によって はトロイド磁場が大きく乱れます。ミューオン飛跡で見る と,まったく曲がりのないところや, η 方向ではなく ϕ 方 向にのみ曲がるというようなところすらあります。このよ うな複雑なトロイド磁場に対応するため,SLは非常に細分 化された Look-Up-Table (LUT)を持っており,飛跡の場 所・場所に応じた LUT により $\eta \cdot \phi$ 両方向の曲がりから Pt 値を算出します。また場所によってはマスクします。幸い にして SL は測定室に置かれるモジュールなので,豊富な回 路資源を有する書き換え可能なFPGAを用いることが出来 ます。本番においても、トリガーロジックのシミュレーショ ンやバックグラウンドなどにより、必要に応じて LUT が書 き換えられるものと思われます。モジュールは 9U VME64x 標準のボードサイズで,2 種類 82 枚量産されまし た。

5.4 Star Switch Board (SSW)

SSW(図12)は最大10台のPS-Boardからの読み出しデー タを受信し,各SLBASICからのデータを同一イベントID 番号単位に束ねて Read-Out-Driver(ROD)に転送するモ ジュールです。出力は800Mbpsの光信号です。また,デー タのzero-suppressもこのボードで行われます。ボードは実 験室内に置かれるため,耐放射線性を考えてAnti-Fuse FPGAで回路を実現する必要がありました。通常の書換え 可能な FPGAを用いて2度の試作を行い,内部回路のデ バッグを行いました。また,試作モジュールは2度のCERN でのビーム試験にも使われ実践での色々な問題に対処でき るように工夫され,入力シリアルデータラインのモニター や入力 FIFO の占有率などのモニター回路も実装されてい ます。また,PS-Boardのコントロール・モニターはこのモ



図 12 Star Switch Board (SSW) Anti-Fuse FPGA を用いています。

ジュール経由で行われます。すべてのレジスターやシーケ ンサーなどの回路には,SEU対策として多数決回路が採用 されています。SSW は奥行き16cmの9U VME モジュール で260 台量産されました。

5.5 CCI - HSC モジュール

HSC クレートは, H-pT Board と SSW ボードを入れるた めのVMEクレートで実験室内のM1 Big Wheelに取り付け られます。アトラス測定器において実験室内にVMEクレー トを設置するのはわれわれ TGC 検出器のみです。TCP/IP などのネットワーク環境も実験本番では使用できません。 理由は,放射線環境下で使用できる VME コントローラや CPU ボードが存在しないからです。われわれは, VME ク レートを実験室内で使用するための VME クレートコント ローラを開発しました。それが Configuration Control Interface モジュール(CCI)とH-pT/SSW Crate Controller (HSC) モジュールです(図 13)。 CCI モジュールは VME のスレーブボードで, VME クレートコントローラ HSC モ ジュールとの通信を行うものです。CCIモジュールと HSC コントローラ間の通信は, 800 Mbps の G-Link 光通信で行 われます。試作段階では,書き換え可能な FPGA を用いて HSC モジュールの実現を試みましたが,放射線による FPGA に対する SEU の影響が大変懸念されました[6]。最終 版 HSC 内の回路はすべて Anti-Fuse FPGA が使われており, SEU 対策で多数決回路が使われています。VME アドレス



図 13 CCI-HSC モジュール HSC では Anti-Fuse FPGA が用いられています。

としては A16/24/32 ,データは D16/32 をサポートします。 また,割り込み処理も行うことが出来ます。このモジュー ルは TGC 検出器フロントエンドの configuration の要とな るモジュールです。HSC モジュールは TGC 検出器用に変 形 9U VME モジュールとして設計されています。30 セット のモジュールが TGC 検出器で使われます。

6. おわりに

10 年以上にもわたる TGC ミューオントリガーチェン バー用エレクトロニクスシステムのデザインと建設は2007 年夏の最後の PS-Board の製造でほぼ終了しました。量産 回路の設置および組み立てられた TGC セクターとのアト ラス実験室外での動作試験も一部を除き終了し,現在はほ ぼすべての TGC 検出器がアトラス実験室に設置されセク ター単位での commissioning 作業が順次行われています。 金額面での¥1,000/ch と言う目標もケーブル,電源を除け ば開発費も込みでクリヤーできました。この間にデザイン された回路基板の種類は試作まで入れると 100 種類以上に ものぼり,また最終の TGC 検出器システムでも簡単な Patch-Panelのようなものを除いても 30 種類にも及びます。 実にたくさんの失敗を繰り返してきました。簡単なものか ら解決に非常に長時間を費やしたもの,金額的にもかなり 大きなものまで色々でした。初めての CERN でのビームテ ストでは、回路系電源の ON/OFF などの問題により期間中 に 50 個以上の IC が破損し,これを現場で修理しながら実 験を続けるという惨憺たるものでした。2 回目以降は日本 から LV 電源を運び, すべての回路へ同時にパワーが入る ように変更して問題を解決しました。PS-Board の TGC セ



図 14 TGC3 Big Wheel の PS-Board , ASD Board および Dull Board ASD Board からの大量のケーブルが PS-Board 手前でひしめき合っています。

クターへの組み込み,およびその試験では,PS-Board と SSW・H-pT Board を繋ぐ CAT6 ケーブル (通常のネット ワークケーブルです) 接続時の ESD (Electrostatic Discharge)により 150 個以上の LDVS Serializer IC が壊れ, これをすべて現場で交換するということもありました。原 因が分かるまでに暫く時間かかかったのですが,新品の ケーブルを接続する前には discharge するということを徹 底し解決しました。今年の最大の失敗は図14です。チェン バー本体のチャンネルアサインが回路のそれと食い違って いました。同様の食い違いが TGC 検出器全体で数箇所見 つかりました。これはイスラエルのチェンバー製造側のミ スによるものでしたが,製造してしまったチェンバーを作 り直すことは出来ません。仕方ないので2種類のPS-Board 計 112 枚の作り直し、チャンネルアサイン変換ボード(Dull Board と命名された)およびそのためのケーブル (Dull Cable)の製造を行いました(損失額をここに書くのは控え ます)。今後,来年夏の実験開始に向けて準備作業が佳境を 迎えます。まだ踏んでいない隠された地雷(失敗)がない ことをひたすら祈るばかりです。

ここ数年の CERN での TGC セクター組み立て,検査お よび commissioning 作業については次号の高エネルギー ニュースで紹介される予定です[7]。

TGC エレクトロニクスの開発は KEK,東京大,首都大 学東京,農工大,信州大,名古屋大,京都大,大阪大およ び神戸大との共同で行ってきたプロジェクトで実働部隊の 中心は学生でした。4月に新人を迎え,3月に卒業生を送り 出すという出会いと別れを繰り返し,効率の決してよくな いデザインやノウハウの継承と蓄積を行ってきて,やっと こさ今に至ったという感じです。この一連の開発から commissioning までの長年にわたる建設過程では,大学院学 生の活躍によるところが大きく,修士論文31編,博士論文 2編,多数の学会発表(数え切れませんでした)が出され ています。改めて関係者皆様に感謝します。この間にパー ティに費やされた金額はスタッフの場合100万円(もちろ ん自腹)をどれくらい超えているのでしょうか? これはあ まり考えないことにしたいと思います。

参考文献

- [1] 浅井祥仁,高エネルギーニュース,24巻4号249ページ,2006年。
- [2] 田中秀治,高エネルギーニュース,25巻2号37ページ,2006年。
- [3] O. Sasaki and M. Yoshida, IEEE Trans. Nucl. Sci., 46 (1999) 1871.
- [4] http://www-online.kek.jp/~sosamu/ASD-PRR.pdf
- [5] R. Ichimiya *et al.*, IEEE Trans. Nucl. Sci., **52** (2005) 1061.
- [6] K. Hasuko *et al.*, IEEE Trans. Nucl. Sci., **49** (2002) 501.
- [7] 石野雅也,高エネルギーニュース,26巻4号,2008年。